FPGA

FPGA 笔记建议围绕‘时序与验证’组织：功能正确只是第一步，时序收敛、资源约束、可综合性与可测试性才是工程核心。

这里关注什么

• HDL 与可综合性：时序逻辑/组合逻辑边界、时钟域与复位策略
• 时序分析：约束、时钟树、跨时钟域（CDC）与亚稳态直觉
• 验证：仿真、断言、测试平台、覆盖率与形式验证（按需）
• 实现与调试：资源利用、时序收敛、板级调试与逻辑分析工具

本目录建议沉淀的内容

• 常见模块模板：FIFO、握手、流水线、状态机（带时序要点）
• 约束与时序问题排查笔记：从报表到定位到修复的路径
• 验证策略清单：哪些 bug 必须靠仿真/断言/硬件在环抓到

写作/学习提示（针对本主题）

• 写每个模块：明确接口时序（valid/ready）与时钟域归属
• 遇到时序问题：先检查约束，再看关键路径，再考虑架构调整
• 对 CDC：写清同步策略（双触发/握手/FIFO）与适用条件